2022年第20期·基于FPGA的通信技术综合实验课程教学模式设计
[出处] 教育教学论坛_2022年第20期
张延彬 高向川
[关键词] FPGA;以学生为中心;过程管理;教学模式
[基金项目] 2019年度河南省高等教育教学改革研究与实践项目“新工科牵引下信息类专业‘一体多维’式工程教育模式研究与实践”(2019SJGLX034)
[作者简介] 张延彬(1980—),男,河南南阳人,博士,郑州大学信息工程学院讲师,主要从事高速实时信号处理、嵌入式系统等研究;高向川(1981—),男,河南南阳人,博士,郑州大学信息工程学院教授,主要从事无线通信与信号处理等研究。
[中图分类号] G642.41 [文献标识码] A [文章编号] 1674-9324(2022)20-0137-04 [收稿日期] 2021-07-19
引言
在通信工程专业的培养方案中,通信技术综合实验是一门必修的综合性实验课程,该课程要求学生综合运用数字电路、信号处理、通信原理、电磁场、计算机和系统建模仿真等工程基础知识和专业理论知识,根据特定的功能和技术指标要求,设计一个完整的通信收发电路。该课程的目标是通过较为系统的工程实践训练,理论与实践相结合,培养学生解决复杂工程问题的能力,提高学生进行工程设计、开发和测试验证的能力,增强学生发现问题、分析问题和解决问题的能力,为毕业后从事专业工作打下坚实基础[1]。
FPGA(现场可编程逻辑器件)作为处理器具有很好的灵活性和高度并行性,其在实际的通信系统中得到了广泛应用[2]。同时,近年来软件无线电技术(SDR)也得到了快速发展[3]。因此该实验基于FPGA和SDR技术相结合的硬件平台[4-6],要求学生完成编码、调制、解调、解码、校验和同步等通信系统中关键电路模块的设计和开发,并构成一个完整的通信收发链路,对于提高学生综合运用专业知识能力和解决复杂工程问题能力具有重要意义。
一、实验硬件平台
该实验项目的硬件平台基于软件无线电的设计思想,由FPGA开发板和双通道DAC电路板构成通信链路的发送端,由FPGA开发板和双通道ADC电路板构成通信链路的接收端[7-9]。FPGA开发板主要包括FPGA芯片EP4CE15F17C8N、配置芯片、存储器、实时时钟芯片、数码管、语音芯片、摄像头、LCD显示屏、USB接口、按键和指示灯等基本电路。双通道DAC电路板主要包括14bit/125MHz的双通道DAC芯片AD9767、运算放大器、滤波器、并行数字输入接口和BNC模拟输出接口。双通道ADC电路板主要包括12bit/65MHz的双通道ADC芯片AD9238、运算放大器、滤波器、并行数字输出接口和SMA模拟输入接口。DAC输出和ADC输入之间通过一根BNC转SMA线连接,用于模拟信道。
应用该硬件实验平台,通信链路中的多数电路均要求基于FPGA通过编程实现,数据源、编码方式、调制方式、解调方式、解码方式、同步等功能及相关参数均可以自由选择,具有很大的灵活性。同时考虑到实验室中大量设备同时使用,为避免设备间互相干扰影响实验开展,该实验方案采用了有线连接,可通过自主可控的方式通过编程在通信链路中添加一定信噪比的噪声和特定类型的干扰来测试电路性能。
二、实验方案设计
结合实验硬件平台,该实验基于FPGA通过硬件编程完成数字通信系统中的加密、编码、调制、解调、解码、解密等电路模块,在中频实现通信收发链路。基本功能和指标要求如下:发送端数据可以为当前时间/语音/图像;编码方式自定义;调制方式从ASK、FSK、PSK中选择/FSK/QPSK/16QAM;码率不低于100K波特;载波频率不低于2MHz;其他功能自由发挥。该实验要求具有很大的靈活性,要求学生充分理解通信系统中各种技术的选择依据和相关参数设计方法,根据自身对通信系统基础知识、FPGA开发工具和硬件描述语言的掌握情况,自由选择与自身能力相适应的具体设计功能、指标和实现方法。
基于该硬件实验平台,可以完成数据、语音和图像的传输。以实现时间同步的数据通信功能为例,该功能最终达到的效果是使收发两端FPGA开发板上数据管显示的时间一致。数据源来自实时时钟芯片DS1302的输出,编码采用曼彻斯特编码,调制采用ASK,码元速率500KHz、载波频率5MHz。发送端需要基于FPGA设计时钟数据读取、曼彻斯特编码、ASK调制和数模转换等模块。接收端需要基于FPGA设计模数转换数据读取、整流、低通滤波、码元同步、抽样判决、曼彻斯特解码、接收数据显示等模块。发送端和接收端一起构成完整的收发链路,其中发送端编码方式、调制方式和相关参数的选择,对接收端的解调、解码和同步等处理方法具有决定性影响,应在综合考虑硬件资源、实现复杂度、小组成员专业能力和时间限制等因素后评估确定。
基于FPGA的电路设计,应按照自上而下的层次化设计思想,合理规划每个模块的功能、接口和时序。接收端的载波同步、位同步和帧同步等功能,是整个通信链路设计的重点和难点,也有较多经典和成熟的技术方案可供选择,对于这些关键电路模块,应统筹考虑解决方案,借助现代仿真工具进行充分的技术方案验证,确保方法的正确性,评估FPGA实现的可行性,然后再进行硬件描述语言的编码。时钟的选择和变换也是FPGA开发过程中的一个重点,发送端和接收端都存在不同模块间时钟频率不一样的情况,需要关注跨时钟域问题。基于FPGA进行具体电路模块设计时,存储器、逻辑单元、触发器和乘法器等资源的优化使用是体现设计能力和水平的重要方面,在设计过程中应时刻关注各种资源的占用情况,适时采用资源共享、逻辑优化和串行化等技术提高资源使用效率,采用流水线、乒乓操作法、寄存器配平法和关键路径法等技术提高电路工作速度。
三、实验过程管理
该实验安排两周的时间来完成,其中第一天进行集中讲解,明确设计任务和要求,提供相关设计资料,说明基本设计思路,完成以四人为一个小组自由组队,最后一天进行考核,对每个小组的设计结果进行验收,查看结果,询问问题,充分掌握每个小组的实际完成情况。
(一)实验过程
具体的实验过程基本分为四个阶段:学习阶段、方案设计阶段、单元模块设计阶段和集成测试阶段。
1.在学习阶段,要求学生根据自身情况安排1~2天时间,进一步熟悉FPGA开发环境、仿真工具和硬件测试工具的使用,让学生明白工欲善其事、必先利其器的道理,为后续的高效率设计开发奠定基础。
2.在方案设计阶段,要求学生在复习通信系统设计的基本原理基础上,制定明确的设计方案,给出具体的功能和指标要求,划分系统的模块组成,定义模块之间的接口,确定每个模块的设计方法,并对整个设计方案采用Matlab仿真的方式快速进行正确性验证,并制定合理的时间任务计划和人员分工。方案设计阶段非常关键,是对整个设计任务的统筹安排,要充分发挥学生的自主能动性,同时也需要老师对每一组的设计方案进行把关和指导,给出合理可行的建议,确保方向不走偏。
3.在单元模块设计阶段,主要由学生自主完成设计和验证,确保每个单元模块满足功能要求和接口时序,这是整个系统能够正常工作的基础,任何一个模块有问题都会导致最终整个系统无法正常工作。
4.在集成测试阶段,由学生将各单元模块以元件例化的方式连接起来,构成完整的系统,要求学生具有综合调试能力,在发现问题时能够冷静分析问题,尝试多种调试方法定位问题根源,然后有针对性解决问题。在该阶段,应避免一次性将所有单元模块放在一起进行整体测试,应该首先根据模块之间的关系进行2~3个模块的集成测试,逐步增加单元模块数量,直至构成完整的系统。同样,当测试出现问题时,也要及时化繁为简,分级确定问题根源,分离问题模块,测试通过后再整体测试。集成测试阶段是学生在完成实验过程中难度较大的地方,对学生要求较高,经常出现单个模块没有问题但多个模块有很多问题的情况,也容易遇到一些没有解决思路的问题,在鼓励学生认真分析问题解决问题的同时,也需要老师及时与学生交流,树立问题一定能够解决的信心,开拓学生解决问题的思路和方法。
(二)教师指导
实验过程中老师的及时指导,对学生顺利完成整个实验,具有重要作用。教师指导方法指导、技术指导和心理引导三个方面。方法指导方面,要让学生树立整体和系统观念,明白总体方案设计的重要性,指导学生进行合理有效分工和协作,强调现代开发工具对高效开发的重要意义,注重细节,对设计的每一步充分验证。技术指导方面,并不是直接告诉学生具体问题的正确答案,而是从思路上开导学生,提示学生定位问题原因的途径和解决问题的可能方法与步骤,引导学生经过思考分析最终自主解决问题。心理引导方面,要鼓励学生在完成综合实验的过程中要有信心、恒心和耐心,让每位同学相信经过自己的努力,一定可以完成实验任务,遇到问题时不急不躁,心平气和,理论联系实际,经过查阅资料和讨论交流,逐步解决实验过程中的各种问题。
(三)学生培养
该实验鼓励同学们之间的互相学习和交流,同一个小组共同确定一个设计方案,分工协作去完成。在实验过程中,充分体现以学生为中心的教育理念,充分发挥学生的主动性和积极性,由学生自主管理,互相配合,自主完成项目任务书设计、项目方案设计、单元模块设计与验证、系统集成与联调联测,从而使学生通过完整的实验设计进一步掌握和应用通信系统的理论知识,掌握通信电路的设计和验证方法,掌握开发工具和调试仪器的使用方法,提高学生的工程实践能力,培养团队精神,树立创新意识。
四、实验考核方法
合理的实验考核方法是课程质量的重要保证。实验考核分为过程表现、验收情况和实验报告三个部分,课程的最终成绩由三个部分按照4∶3∶3的比例构成,既重视最终结果,也重视实验过程,既重视实践能力,也重视报告撰写能力,全方位多角度科学地评价学生。
(一)过程表现
该部分重点考察各小組在试验过程中的时间利用情况、学习态度、克服困难的精神面貌。由于每个小组的功能、指标要求和技术方案都有差异,指导老师需要在整个实验过程中投入足够精力,关注每个小组每天的实验进展情况和遇到的问题,并与各小组进行交流和及时指导。
(二)验收情况
该部分重点考察每个小组的实验完成质量、技术方案的合理性、对实验现象的解释能力和对实验结果的分析能力,验收时逐个小组进行,查看源代码、测试方法和实验结果,并对每位同学现场提问,充分了解每个小组的实验完成情况和每位学生的任务完成情况。
(三)实验报告
实验报告包括实验目的、实验内容、总体设计方案、单元模块设计、综合测试结果及分析、实验中遇到的问题及解决方法、心得体会和自我评价等八个部分,要求学生根据个人及小组的实验实际完成情况进行撰写。实验报告中,文字、段落、图、表和公式的格式应满足基本规范,表述应清晰合理。除了关注实验报告中总体方案的设计合理性,单元模块的正确设计与验证,系统综合测试的完整性,最终设计结果与预期设计指标的一致性,还要关注学生对实验过程中遇到问题的认识和解决方法,实验过程的收获。学生在完成综合实验的过程中,通常会经历从一头雾水到柳暗花明的过程,实验过程中废寝忘食的努力和付出,会在得到预期结果时带来深深的满足感和成就感,这对于激发学生自主学习和深入研究的兴趣和信心具有重要意义,多数认真完成实验的同学会在实验报告的心得体会部分有深刻生动的描述,指导老师应认真阅读每一份实验报告的心得体会部分,这是了解学生完成实验心路历程的重要渠道,也对老师更好地安排和指导实验具有重要的参考意义。学生的自我评价也是实验报告的一个重要组成部分,要求学生根据自己拟定的系统设计方案,逐条对照功能和技术指标要求,结合实际的实验完成情况和完成质量,对小组和个人分别给出适当的评价和合理的成绩,这是体现学生自主管理能力的重要环节,也是指导老师评定学生课程成绩的重要参考。
結语
该综合实验课程从设计内容、过程管理到考核验收,是对学生的专业知识、动手能力和团队精神的一次综合检验和提升,对老师的专业能力、敬业精神也提出了较高的要求,符合高阶性、创新性和挑战度的课程标准。课程的教学模式,给学生提供了自主实践的平台,自由发挥的空间,可以很好地激发学生的学习兴趣和积极性,增强多学科知识的综合运用能力,锻炼系统思维能力,提高工程实践能力,学生普遍反映课程有难度,但更有收获,有困难,但更有信心,达到了预期的课程目标,也为学生参与设计更为复杂的满足实际应用要求的通信系统打下了良好基础。
- 上一篇:2022年第21期·数字时代性别平等教育的优化路径探析 2022/7/8
- 下一篇:2022年第21期·新时代劳模精神融入高职思想政治理论课的三 2022/7/8